PAT-NO:

JP360160645A

DOCUMENT-IDENTIFIER:

JP 60160645 A

TITLE:

LAMINATED SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE

PUBN-DATE:

August 22, 1985

INVENTOR - INFORMATION:

NAME

KETSUSAKO, MITSUNORI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP59015191

APPL-DATE:

February 1, 1984

INT-CL (IPC): H01L025/04

US-CL-CURRENT: 257/774, 257/E23.011 , 257/E23.019

### ABSTRACT:

PURPOSE: To obtain a through-hole construction which can expect a stable and

high process yield by making a construction wherein a through-hole is provided

in a semiconductor substrate, the aperture of the hole on one main surface is

larger than the aperture of the hole on the other main surface, the internal

wall of the hole is covered with an insulation film and at least a part of the

insulation film covering the internal wall is covered with a conductor.

CONSTITUTION: On the surface of a semiconductor substrate 40, a group of

elements has been formed by selective doping, etc. A through-hole is provided

in a part of the substrate and the through-hole consists of a smaller hole 41

and a larger hole 42. The internal surface of the through-hole is covered with

a comparatively thick insulation film 43 such as an oxidized film, a conductive

layer 44 formed in the through-hole and the semiconductor substrate 40 are

electrically insulated and simultaneously, the parasitic capacity is reduced.

The conductive layer in the through-hole is extended at the boundary of the

smaller hole 41 and the larger hole 42, is formed a bonding pad 45 for the

bottom surface of a chip and on it, a downward solder bump 46 is formed. The

conductive layer 44 in the through-hole is connected to a bonding pad 48

against the upper surface of pitch through a multilayer wiring layer 47 at the

side of the surface where the group of element is formed.

COPYRIGHT: (C) 1985, JPO&Japio

## 19 日本国特許庁(JP)

① 特許出願公開

# @ 公開特許公報(A) 昭60-160645

@Int\_Cl\_4

識別記号

庁内整理番号

**四公開** 昭和60年(1985)8月22日

H 01 L 25/04

7638-5F

審査請求 未請求 発明の数 1 (全6頁)

◎発明の名称 積層半導体集積回路装置

❷特 顧 昭59-15191

❷出 顧 昭59(1984)2月1日

**网络明者 蕨迫 光**术

国分字市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田較河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫 外1名

#### 明 胡 書

発明の名称 後層半導体集積団路装置 特許請求の範囲

- 1. 半導体基板と複数積層して成る集積回路において、該半導体基板には一主菌の頭口部が他の主面の閉口部よりも大きな表裏貫通孔が設けられてあり、該貫通孔は内壁が絶象膜で置われ、かつ該内壁被覆絶縁膜の少なくとも一部が準電体で覆われた構造を有することを特徴とする積層半導体集積自路装置。
- 2. 絶縁膜で内壁が覆われた質通孔の少なくとも 一部が導電体で充塡された構造を有する特許語 求範囲第1項配載の積層半導体固路設置。

### 発明の詳紅な説明

〔発明の利用分野〕

本発明は半導体集積回路チップを積層して成る 半導体集積回路の構造に係る。

〔発明の背景〕

電子計算機のような高度の電子回路システムは 従来高密度集積回路 (LSI) のパッケージを単

位とし、これを多数プリント記録基板上に配列し、これを多数プリント記録をもる実装をした。 はない はいませい はいませい ない はいませい がいませい がいませい がいませい はいました は

この様チップモジュールでは、ボンデイングの ための金属組織は不要であり、各チップは半田に より多層配線基板に固定され、実数由度、システ ムの信頼性等、多くの利点がある。

しかし、これら従来の実数技では、完成した LSIチップより出発しており、ポンデイングパッドは各チップの局象部のみに設けられ、チップ

# 特開昭60-160645(2)

間の接続は一旦多層配線基板を介して行なわれていたため、配線長の短縮にも限界があつた。すなわちこの方式では、チンプを平面的に配列して得られる配線長よりも短い距離でチンプ間の個号伝達を行なうことはできなかつた。

このような構成で積層形集積回路を形成するためには、チンプの表裏間を信号伝達するための構造が必要であり、使来は第3回に例示する断面図の如き構造をとつていた。第3回はチンプ相互の

接続を行なう前の個別チンプの断面を示すもので ある。チツブを構成する半導体基板31,31′ の各々の表面には遺択ドーピングにより素子群が 設けられ、一部にはチツブ貫通孔32,32/毎 が設けられている。賞通孔32,32′の表面は 酸化膜等による絶縁膜33,33′が設けられ、 さらにその上部に設けられる導電性被膜34。 34′と基根31。31′とを電気的に分離して いる。配紙層の上にはチツブ間の相互接続するた めに用いられる半田パンプ35、35′が形成さ れており、下層チップのパンプ35′は上層チッ プの関孔部から延在するポンテイングパツド34 に正対している。この例に示される半田パンプの 大きさは20μm径程度であり、これは、多層配 線の施されたチップに存在する表面の四凸および チップの反りよりも大きく、半田熔解時にチップ 上の全パンプがそれぞれ対向するボンデイングパ ツドに接触した状態が実現する様配慮されている。 また、酷圧接による半田溶解時に、半田がポンデ イングパツドからの圧し出しによつて接触するこ

とがないように、質適孔の容積は半田パンプの体 積よりも大となる様に工夫されていた。

しかしながら、例示した構造では、貫通孔の内容積を大きくとるために、例えば50μm厚さの半導体基板の場合には10μm以上の径の貫通孔を形成する必要があり、集積度の向上を阻害していた。また半田パンプが半導体基板の片面にのみ形成されるため、対向するボンディングパッドの表面状態によつては、熟圧着時の接続に不良が生ずることがあり、信頼性に若干の問題を有していた。

### (発明の目的)

本発明は、チンプ被層象徴を実現するかかる半 導体素子の構造をさらに改良し、確実なチンプ接 続と高条徴化チンプへの適用を可能なせしめる手 段を提供することを目的とする。

## (発明の概要)

本発明は、チップ相互の接続を強笑にかつ自己 整合的に行なうために、対向するポンデイングパ ッドの両力に半田パンプを設け、かつパンプの検 漏れを防止するために、貫適孔に関しチンプの裏面側に表面側よりも大きな関口部を設けた構造とすることを特徴とする。かかる構造により、貫通孔の表面側の関口部を必要最小膜には小でき、基板表面の能動業子領域が拡大すると共により高級液なLSIがチンプ集数に適用できる方途が提供できる。

### 〔発明の実施例〕

以下、突旋例に基づき本発明を説明する。第4 図は本発明の一突旋例を度すLSIチップの新面構造図である。

半球体基板 4 0 の扱面には選択ドーピング等により素子部が形成されている。基板の一部には貫通孔が設けられ、その貫通孔は維部 4 1、及び太部 4 2 より構成される。黄通孔の内面は酸化酸等の比較的厚い複級膜 4 3 で取われ、貫通孔内部に形成される準電体層 4 4 と 学 夢体 基 板 4 0 との間の電気的絶縁を関り、同時に寄生容量を低減している。黄通孔内部の準電体層は貫通孔綱部 4 1 と 貫通孔太部 4 2 の 現外部で広がり、チンプド面に

## 特開昭60-160645(3)

第4 関では、1 つの貫通孔及び1 組の上下半田 パンプについて示したが、本発明ではこれらの貫 通孔およびパンプが多数形成されて成る。

郊5図に本発明によって提供される集積国路チップを複数個積層した場合の部分断面図を示す。 ここでは貫通孔細部と分離用絶級戯は省略してあ

る。貫通孔を介して上下に形成された半田パンプ を存する集積国路チツプ51、51~、51~、 51 『等を重ね、半田の融点以上の温度に保つこ とによって接続部で耳に対向する平田バンブは容 易に動着し、磁着部52,52′等の断形形状が 図示するように四状となるようポインディングパ ンドの大きさ、半田パンプの体積及び貫通孔太部 の探さ等を関節すれば、表面張力が有効に働き、 半田パンプの大きさ以内の位置合わせのずれを吸 収して自己整合的に集積固路チツブが再配列する。 この効果はチンプ内のパンプ数が多い程大きいこ とが認められている。冷却により再固化した随着 部により、集積国路チツブが相互に物理的に接続 されると共に、信号伝達のための電気的接続がな される。電気的姿貌は酸着部および貫通孔部導体 を介して上下の祭稙回路チツブが飼一気位になる。 ようになされる場合もあれば、多層記録層53。 53~筍を介して他の職者部に接続される場合も あり、また草に物理的接続だけの場合も有り得る。 敵若一体化された紫積四路チツブ弾はさられ多層

配線基板54に接続され、さらに外部への信号取出し等がこの多層配線基板を介してなされる。第5回の例は簡略にするため集積回路チップの設展1組の半田パンプに着目して図示してあるが、実際にはこの様なパンプが異積回路チップに多数形成されている。

ここで、前記第4回に示した如き構造を形成する る製造工程の一例を第6回にて貼明する。

酸化膜604を成長させる。このS10。膜604 は将来貫通孔の絶歓材となるものである。次に (二)に示すよう気相化学堆積(CVD)法により 高濃度にドープした多結晶S1605を形成し、 貫通孔を堪め戻すと共に平坦化膜を形成する。こ れにはCVDを複数回繰り返し、必要があれば平 坦化スパツタ処理を施す。通常穴様が1μ皿程度 の場合にはスパツタ処理は不要である。次いで (水)に示すように多結晶 8 1 を貫通孔を含む領域 を残してエツチング除去する。この状態は遺常の 集積国路(LSI)を形成する初期状態と同じで あり、Si」Naマスク603を適宜パターニン グすることにより、従来のLSI製造工程に従っ て(ハ)に点線で囲つて示す多層配線層を含む素子 層を形成することがてきる。なお必要があれば、 (水)の状態でさらにSi,N。層を形成すること により、酸化速度の差による多結晶層の減少を基 けることもできる。

ここまでは従来のLSIプロセスで用いられて きた厚さ約500gmのSiウエーハを用いて処

時間昭60-169645(4)

理される・次いで、下半分の貧温孔を形成すると 技に被層厚みを減少させるために全体の厚さを削 該し(ト)の如き状態とする。このときの厚さはだパイス層形成によって発生する反びが後の工程に 支障がない、例えば50μm程度で及い。また、 要すれば周線部のみを厚い状態で及びできる。 みを再いることがができるい中央的音を の場合には機械的ではより形があることはイオの のが、飲着の場合ではエンチンのははイオの のが、飲着の場合ではエンチンのが、イオの はないのではない。またの のが、飲着の場合ではより形があるいいかが、 ははしたいが、 はは、 はいいの選択は本発明にはない。 ははない。 はは、 はない。 はは、 はないる。 はないないないない。 はは、 はないないるが、 がは、 がないるが、 はないない。 はないないるが、 はないない。 はない。 はないない。 はないない。 はないない。 はない。 はな

次いで、裏面にエッチング用マスク材(図示せず)、例えばSiO。あるいはA 4 等、を被着し表面のボインデイングパッド位配に合わせて、裏面に関口部を設け、前述のドライエッチによりシリコン暦をエッチングし、(チ)に示すように、貫通孔構部の底部が露出する様に、貫通孔太部径は、貫通孔太部径は、貫通孔

間隔の1/2以下であるが、実用上は30~50 μπで深さと問程度で良い。さらに貫通孔細部の 虚部に残つているSi。N。膜も除去して、貫通 孔翻部に充填されている多結最Siを露出させる。 次いで(リ)に示すようにウエーハ裏面にCVD SiO。を被着し、貫通孔細部の底部をホトリソク ラフイで除去し、貫通孔細部の底部をホトリソク ラフイで除去し、裏面とのコンタクト孔609を 設ける。なおこのコンタクト孔609は大きか改 差の監部に形成するため、通常のレジスト法によ る光学的リソグラフィでは囲気であるが終東イオ ンピームを用いれば容易に形成することができる。

次いで、ウエーハ裏面にポインデインパッドを 形成する金属被膜を被着し、パターニングにより (ヌ)に示すようにポインディングパッド 6 1 0 を 形成する。

なお(へ)以降の工程は当然のことながら表面層 に保護膜が形成された状態で行なう。表面のポン デイングパツドは(へ)の段階で形成しても良いし、 また(ス)の段階で形成しても差しつかえない。 表 裏面に形成されたポンディングパツドにメツキ法

等公知の技術により半田暦を形成し、加熱によりバンプ611,611,を形成する。なお、半田バンプの形成はこの段階で行なわず、チップを積んがした後に加熱して球状とし間時に融着処理をする方が、工程上都合が良いが、ここでは前に引用した例と形状を合わせるために例示してある。この最終形状(ヌ)は第4 図と等価であり、これを基本単位としてチップ積層が行われる。

#### 〔発明の効果〕

以上述べた如く、本発明によれば、チップ 積層 形象積回路の形成に際し、安定でかつ高度の工程 歩留りの期待できる貫張孔構造を与えることがで きる。

なお、本発明ではSi半導体材料として例にとり説明したが、発明の主旨に従えば、材料はSiに限定されることはなく、G a A s 等、Ⅲ V 化合物半導体等にも応用でき、これらの材料によるチンプを組合した銀積料子にも適用できることは言うまでもない。


#### 図面の簡単な説明・


第1 図は従来のフリップチンプポインデイングを示す断面図、第2 図はチンプ税層線積の断面類 遊図、第3 図は従来の貫通配線構造を有するチップの断面図、第4 図は本発明の質量配線構造を有するチップの所面図、第4 図は本発明の質量配線構造を本 発明の実施例によるチップを積層した場合の断面 構造を示す概念図、第6 図は本発明の実施例構造 を形成するための工程を示す新面図、第7 図は本


発明の他の実施例を示す断面都造図である。 40…基板シリコン、41…貧遠孔の抑郁、42 …貫通孔の太部、41…準間体、45,48…ポ ンデイングパッド、46,49…华田パンプ、 47…多層配線を含む索子周。

代理人 弁理士 高稽明:










# 特爾昭 60-160645(6)



# **基 7 图**

